一、計(jì)算機(jī)組成原理與系統(tǒng)結(jié)構(gòu)實(shí)驗(yàn)儀-概述：

CPTH+計(jì)算機(jī)組成原理與系統(tǒng)結(jié)構(gòu)實(shí)驗(yàn)儀是我公司最新推出的八位機(jī)帶十六位機(jī)接口的計(jì)算機(jī)組成原理和系統(tǒng)結(jié)構(gòu)實(shí)驗(yàn)儀。CPTH+在原CPTH主板的基礎(chǔ)上增加十六位機(jī)接口，通過選配CPT16十六位機(jī)擴(kuò)展實(shí)驗(yàn)板（也稱FPGA實(shí)驗(yàn)板），完成十六位機(jī)計(jì)算機(jī)組成原理實(shí)驗(yàn)。

CPTH+主板以八位機(jī)模式，用TTL74系列器件+CPLD構(gòu)建模型機(jī)部件，讓學(xué)生以可視方式觀察CPU內(nèi)各部件工作過程和模型機(jī)的實(shí)現(xiàn)。CPT16_1C6實(shí)驗(yàn)板以十六位機(jī)模式，用15萬(wàn)門EP1C6Q240C8N FPGA芯片構(gòu)建模型機(jī)所有部件，并配置64K×16位存儲(chǔ)器，在對(duì)八位機(jī)了解的基礎(chǔ)上，讓學(xué)生對(duì)十六位計(jì)算機(jī)組成原理有更深刻的理解，實(shí)現(xiàn)質(zhì)的飛躍，為FPGA設(shè)計(jì)CPU打下基礎(chǔ)。

二、系統(tǒng)使用

CPTH+有兩種使用方式：八位機(jī)和十六位機(jī)兩種實(shí)驗(yàn)方式。

（1）八位機(jī)方式：

CPTH+主板是八位機(jī)模式，只需把通信選擇開關(guān)“KT"撥向“CPTH"一側(cè)，即可構(gòu)成八位計(jì)算機(jī)組成原理和系統(tǒng)結(jié)構(gòu)的實(shí)驗(yàn)系統(tǒng)。具體使用詳見《CPTH計(jì)算機(jī)組成原理和系統(tǒng)結(jié)構(gòu)實(shí)驗(yàn)指導(dǎo)書》。

（2）十六位機(jī)方式：

把選配的CPT16十六位機(jī)擴(kuò)展實(shí)驗(yàn)板，對(duì)應(yīng)插入“CPTH+主板"上的座，然后把通信選擇開關(guān)“KT"撥向“CPT16"一側(cè)，即可構(gòu)成十六位計(jì)算機(jī)組成原理的實(shí)驗(yàn)系統(tǒng)。具體使用詳見《CPTH+_1C6 十六位機(jī)擴(kuò)展實(shí)驗(yàn)板使用手冊(cè)》說明。

三、八位機(jī)簡(jiǎn)介

（一）系統(tǒng)特點(diǎn)

（1）先進(jìn)的硬件設(shè)計(jì)，充分展示計(jì)算機(jī)結(jié)構(gòu)模型，每個(gè)模塊均有數(shù)碼管實(shí)時(shí)監(jiān)視，模塊間線條明快，數(shù)據(jù)/指令流向一目了然。

（2）完善的硬件配置，實(shí)驗(yàn)電路以分立器件為主，同時(shí)配備CPLD，支持部分模塊的重構(gòu)。

（3）開放的軟硬件設(shè)計(jì)，支持用戶新建指令/微指令的系統(tǒng)設(shè)計(jì)。

（4）控制器的有機(jī)結(jié)合，只需撥動(dòng)選擇開關(guān)，就可實(shí)現(xiàn)微程序或組合邏輯控制的切換。

（5）提供多種工作方式，支持手動(dòng)、聯(lián)機(jī)、軟件模擬三種實(shí)驗(yàn)方式。

（6）提供三總線接口和鎖緊插座，支持I/O擴(kuò)展。

（7）提供多種指令系統(tǒng)，支持基本模型機(jī)、指令流水線、RISC模型機(jī)實(shí)驗(yàn)。

（8）強(qiáng)大的指令功能，支持多種尋址方式和中斷、子程序調(diào)用等。

（9）豐富的調(diào)試手段，具有單步、微單步、運(yùn)行、暫停等功能。

（10）提供聯(lián)機(jī)調(diào)試軟件，自帶編譯器、支持匯編語(yǔ)言源程序調(diào)試，圖形化動(dòng)態(tài)顯示計(jì)算機(jī)結(jié)構(gòu)模型的數(shù)據(jù)/指令流向,方便用戶觀察指令、微指令運(yùn)行過程。

（11）提供30路邏輯分析波形圖,可讓學(xué)生在實(shí)驗(yàn)時(shí)實(shí)時(shí)地觀測(cè)到指令與時(shí)序的關(guān)系，可有效的提高教學(xué)效果。

（12）實(shí)驗(yàn)儀提供LCD液晶顯示，通過實(shí)驗(yàn)儀或PC機(jī)鍵盤,在線動(dòng)態(tài)修改寄存器、程序/微程序計(jì)數(shù)器、程序/微程序存貯器的內(nèi)容。

（13）實(shí)驗(yàn)儀提供串口/USB接口,聯(lián)接PC機(jī)仿真調(diào)試。

*(14)對(duì)于CPTH+的用戶，可選配我公司廠生產(chǎn)的CPT16十六位機(jī)擴(kuò)展板，完成十六位計(jì)算機(jī)組成原理實(shí)驗(yàn)，詳見《CPT16十六位機(jī)擴(kuò)展板簡(jiǎn)介》。

（15）強(qiáng)大的軟件模擬調(diào)試功能

“軟件模擬調(diào)試"是指無硬件的情況下,只利用計(jì)算機(jī)即可進(jìn)行八位機(jī)的編輯、編譯、改錯(cuò)、調(diào)試。計(jì)算機(jī)組成原理是一門實(shí)踐性很強(qiáng)的學(xué)科，長(zhǎng)期以來學(xué)時(shí)的緊缺成為該科目的主要矛盾。學(xué)校即使能做到“人手一機(jī)"，也不可能讓學(xué)生把實(shí)驗(yàn)設(shè)備帶出實(shí)驗(yàn)室，也不可能二十四小時(shí)開放?！败浖M調(diào)試"為讓實(shí)驗(yàn)室向?qū)W生寢室、實(shí)驗(yàn)課時(shí)向業(yè)余時(shí)間延伸提供了條件，同時(shí)也確保了實(shí)驗(yàn)室的有效管理，因?yàn)椤败浖M調(diào)試"只需給學(xué)生一張光盤/U盤即可運(yùn)行。這已成為很多學(xué)校采用的實(shí)驗(yàn)方式。

（二）系統(tǒng)組成

系統(tǒng)由實(shí)驗(yàn)主板、仿真調(diào)試軟件、內(nèi)置開關(guān)電源組成。

實(shí)驗(yàn)主板有：累加器A，暫存器W，運(yùn)算器ALU，直通D/左移L/右移R單元，寄存器組R0—R3，中斷向量IA，堆棧ST，程序計(jì)數(shù)器PC，地址寄存器MAR，輸入IN，輸出OUT，存貯器EM，微地址UPC，指令寄存器IR，微程序控制器uEM，組合邏輯控制單元，三總線接口，40芯鎖緊擴(kuò)展座、二進(jìn)制開關(guān)電平輸出/顯示，邏輯筆、管理單片機(jī)89S52、4×6鍵盤，字符式LCD，RS232/USB通訊接口，* CPT16十六位機(jī)擴(kuò)展接口，通信選擇開關(guān)。

（三）實(shí)驗(yàn)項(xiàng)目

（1）寄存器讀寫實(shí)驗(yàn)

（2）運(yùn)算器八種運(yùn)算實(shí)驗(yàn)

（3）數(shù)據(jù)輸出/移位實(shí)驗(yàn)

（4）UPC實(shí)驗(yàn)

實(shí)驗(yàn)1：UPC加1實(shí)驗(yàn)

實(shí)驗(yàn)2：UPC打入實(shí)驗(yàn)

（5）PC實(shí)驗(yàn)

實(shí)驗(yàn)1：PC加1實(shí)驗(yàn)

實(shí)驗(yàn)2：PC打入實(shí)驗(yàn)

（6）存貯器讀寫實(shí)驗(yàn)

（7）微程序讀寫實(shí)驗(yàn)

（8）中斷實(shí)驗(yàn)

（9）模型機(jī)綜合實(shí)驗(yàn)（微程控制器）

實(shí)驗(yàn)1：數(shù)據(jù)傳送/輸入/輸出實(shí)驗(yàn)

實(shí)驗(yàn)2：數(shù)據(jù)運(yùn)算實(shí)驗(yàn)（加/減法/或）

實(shí)驗(yàn)3：移位/取反實(shí)驗(yàn)

實(shí)驗(yàn) 4：轉(zhuǎn)移實(shí)驗(yàn)

實(shí)驗(yàn) 5：調(diào)用實(shí)驗(yàn)

實(shí)驗(yàn) 6：中斷實(shí)驗(yàn)

實(shí)驗(yàn) 7：指令流水實(shí)驗(yàn)

實(shí)驗(yàn) 8：RISC模型機(jī)

(10) 組合邏輯控制器實(shí)驗(yàn)

(11) 設(shè)計(jì)指令/微指令系統(tǒng).

(12) 擴(kuò)展實(shí)驗(yàn)

實(shí)驗(yàn)1：8255擴(kuò)展I/O口實(shí)驗(yàn)

實(shí)驗(yàn) 2：8253擴(kuò)展定時(shí)器實(shí)驗(yàn)

注：實(shí)驗(yàn)（1）…（8）為手動(dòng)微代碼控制，（9）…（12）為微程序或組合邏輯控制.

四、十六位機(jī)（FPGA）簡(jiǎn)介

（一）主要功能

    FPGA（CPT16_1C6）實(shí)驗(yàn)板主要是基于EDA設(shè)計(jì)的計(jì)算機(jī)組成原理的實(shí)驗(yàn)板，它的核心器件是Altera公司的Cyclone 系列15萬(wàn)門EP1C6Q240C8N的FPGA芯片。用該FPGA實(shí)驗(yàn)板，通過VHDL語(yǔ)言編程，可設(shè)計(jì)16位機(jī)的部件和模型機(jī)，學(xué)生將設(shè)計(jì)好的電路下載到FPGA芯片上，實(shí)現(xiàn)16位機(jī)的部件和模型機(jī)功能；也可完成其它設(shè)計(jì)性實(shí)驗(yàn)和課程設(shè)計(jì)實(shí)驗(yàn)。

（二）硬件組成

  （1）AT89S52單片機(jī)，主要用于接收PC機(jī)命令，完成16位程序存儲(chǔ)器讀寫，管理模型機(jī)運(yùn)行、暫停等功能。

  （2）ispLSI 1032E是邏輯控制芯片，負(fù)責(zé)單片機(jī)和模型機(jī)總線切換。

  （3）EP1C6是模型機(jī)主控芯片，相應(yīng)管腳已連好，JTAG (By.II)是EP1C6芯片的標(biāo)配下載接口，再配合FPGA實(shí)驗(yàn)板的PC機(jī)調(diào)試軟件，可方便地進(jìn)行各種實(shí)驗(yàn)。

  （4）IDT71V016是64K×16位存儲(chǔ)器，是模型機(jī)的程序存儲(chǔ)器，能保存大容量程序。

  （5）六位8段數(shù)碼管，用于顯示模型機(jī)內(nèi)部寄存器、總線的值，在設(shè)計(jì)時(shí)可將需要觀察的內(nèi)部寄存器、總線值送A，再通過OUT指令送到數(shù)碼管顯示。三只GAL16V8是六位數(shù)碼管16進(jìn)制譯碼器。

  （6）L7～L0是8個(gè)發(fā)光二極管，用于顯示模型機(jī)內(nèi)部狀態(tài)，例如：進(jìn)位標(biāo)志、零標(biāo)志、中斷申請(qǐng)標(biāo)志等。

  （7）K0（7…0）～K4（7…0）是40個(gè)開關(guān)，用于輸入外部信號(hào)，例如，在做單步實(shí)驗(yàn)時(shí)，這些開關(guān)可用來輸入地址總線值、數(shù)據(jù)總線值、控制信號(hào)等。

   (8) EP1C6 右方的EX1座表示46 個(gè)擴(kuò)展的IO 信號(hào),當(dāng)實(shí)驗(yàn)中需要另外的輸入輸出腳時(shí)可以使用這些擴(kuò)展腳。

（三）實(shí)驗(yàn)項(xiàng)目

（13）十六位ALU 實(shí)驗(yàn)

（14）十六位寄存器實(shí)驗(yàn)

（15）十六位寄存器組實(shí)驗(yàn)

（16）十六位指令計(jì)數(shù)器PC 實(shí)驗(yàn)

（17）中斷控制實(shí)驗(yàn)

（18）十六位模型機(jī)的總體實(shí)驗(yàn)